随着集成电路规模的快速增大､集成电路测试的困难和复杂度也不断增加｡因此在集成电路设计阶段就要考虑测试问题､把电路设计得容易测试些､包括缩短测试时间､简化测试探针台等设备､使本来不可测的部分能够进行检测等､从而大大降低测试成本､这就是集成电路的可测性设计｡
集成电路可测性设计方法通常有两类:
- 针对性可测性设计方法只针对具体电路采用的一些电路结构上的设计改进方法｡这种方法的优点是能够以较低的附加成本获得较高的可测性､但也有一些缺点､比如说缺少规律性､难以实现自动设计､并且对设计者的经验有较高要求｡
- 通用性可测性设计方法指普遍适用的､从根本上改变电路的结构即采用许多标准结构和设计规则来提高电路的可测性的方法｡主要包括扫描设计技术､电路内建自测试等｡
