前面武汉光谷薄膜提到了关于集成电路扫描设计技术｡现在我们继续说集成电路内建自测试技术｡
集成电路的内建自测试技术(Build-In Self Test)是一种在同一芯片内整合测试激励产生和测试结果检测的方法｡利用这种技术､只需在芯片上添加一个用于输出测试结果的线路､即可判断芯片是否存在故障｡此外､还可以在芯片中加入故障校正电路､以自动纠正电路中的某些问题｡
内建自测试技术分为两个阶段￤首先､将测试信号发生器产生的测试序列添加到待测电路；然后､由测试结果分析器检查待测电路的输出､以判断是否出现故障｡
内建自测试技术可以显著提高测试效率､使用也非常方便。然而､这种技术的明显缺点是会增加芯片的面积。因此､这种技术通常仅应用于具有大量重复结构的电路､如存储器电路｡采用内建自测试技术的集成电路ROM所使用的算法是穷举测试图形生成和特征分析技术的结合､这使得故障覆盖率可达99%以上｡
后面会给大家说下集成电路自测特征分析相关的内容､敬请关注！
