武汉光谷薄膜前面说了集成电路微控制器测试随机存取扫描､今天我们了解下集成电路微控制器测试减少干扰扫描路径方法扫描方法及其相关技术在全局结构化测试中具有的优势｡
首先采用这种方法会增加产品的成本､同时也会因为较长的测试时序而增加测试时间､从而影响产品的批量生产｡
此外､基于扫描设计的方法还需要额外的逻辑来实现自动将扫描链集成到设计中､这也需要昂贵的CAE工具费用｡
因此､尽管许多扫描设计方法如针对性可测性设计原则被广泛讨论和熟知､但并未得到广泛应用｡
基于这些原因､可以得出一个结论￤全结构化方法虽然可行､但并非必要。这导致了减少干扰扫描路径方法的出现｡使用这种方法､电路中的关键控制和观察点可以被唯一地确认､并通过使用一个可测性单元(“测试单元”)进行控制和观察｡
然后､这些测试单元串行连接起来､类似于扫描链､从而允许在测试状态下电路中关键单元节点之间的信息传递｡与全扫描技术相比､使用这种方法只需增加很少的I/O端和芯片费用｡
减少干扰扫描路径方法无需引入门延时即可达到其他可测性设计方法所能达到的效率､这一点在实际电路中已经得到了验证｡
武汉光谷薄膜关于集成电路扫描设计技术就先到此为止了｡后续我们会更新关于集成电路内建自测试技术文章､欢迎大家交流指导｡
