随着集成电路设计和制造技术的发展､一个集成电路芯片上可能集成了上千万个甚至更多的元件｡
由于上面提到的设计和制造方面的因素､这些元件可能存在缺陷从而导致集成电路故障､因此集成电路测试的重要性不言而喻｡
与此同时､集成电路测试的复杂程度也越来越高､主要是因下面两个因素造成的：
1. 测试时间的几何级增加｡随着电路规模的增大､集成电路测试时间将呈现几何级数增加。例如､一个有50个输入端的组合电路､如果以每秒100万次的速度来验证该电路是否能实现其功能､需要约31年时间｡
2. 测试对象的非直接性｡集成电路是由大量的元件组成的､这些元件都在电路内部､通常是无法直接测量这些元件的逻辑电平和性能参数的､而所谓集成电路测试只能通过探针台链接待测电路的对外引脚来进行､这种非直接性将增加测试的复杂性｡
探针台针对待测电路可能存在的所有故障､生成可以检测它们的测试码；
然后在测试系统中将这些测试码施加到待测电路的输入端､测试其输出响应并进行分析､以确定是否存在故障｡
测试码生成也简称为测试生成､或者称为测试图形生成､是目前探针台集成电路测试中最常用的技术｡
